什么是verilog

什么是verilog

RTL级，register transfer level，指的是用寄存器这一级别的描述方式来描述电路的数据流方式而Behavior级指的是仅仅描述电路的功能而可以采用任何verilog语法的描述方式鉴于这个区别，RTL级描述的目标就是可综合，而行为级描述。

verilog是一种硬件编程语言，广泛应用于ic设计，fpga编程altera是一家fpga厂商。

1vhdlvhdl是一种用于电路设计的高级语言2verilogverilog的为二用途不同 1vhdlvhdl主要用于描述数字系统的结构，行为，功能和接口2verilogverilog以文本形式来描述数字系统硬件，可以表示逻辑电路图。

不需要知道概念以及定义，只需要知道他在做什么就可以了FPGA不是死记硬背 综合 你写完verilog之后，其实是你已经完成了硬件的描述，但是FPGA毕竟是硬件，他是不能直接知道你这个语句是描述的一个什么具体的器件的，是一。

Verilog HDL就是在用途最广泛的C语言的基础上发展起来的一种件描述语言，它是由GDAGateway Design Automation公司的PhilMoorby在1983年末首创的，最初只设计了一个仿真与验证工具，之后又陆续开发了相关的故障模拟与时序分析。

ltlt和是 移位运算符 ，xltlty的意思就是把x按照位左移y位比如x = 1100 1010，y = 2那么x ltlt y = 1100 1010 00同理就是右移啦，一样的在verilog中，因为FPGA不太好实现乘除之类的运算，所以有时会用。

1意思不一 vhdl是一种用于电路设计的高级语言verilog是一种硬件描述语言2来源不一 vhdl诞生于1982年，来自ADAverilog是由Gateway设计自动化公司的工程师于1983年末创立，来自C语言3层次不一 vhdl语法。